

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-345375

(43)Date of publication of application : 14.12.2001

---

(51)Int.CI. H01L 21/76  
H01L 21/3065

---

(21)Application number : 2000-161928 (71)Applicant : MIYAZAKI OKI ELECTRIC CO LTD  
OKI ELECTRIC IND CO LTD

(22)Date of filing : 31.05.2000 (72)Inventor : KAWADA SHINJI  
KONO HIROYUKI


---

## (54) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To form a trench in a good element isolation region without any electric field concentration or the like.

**SOLUTION:** The method for manufacturing a semiconductor device includes a step of forming a mask layer having an opening corresponding to an element isolation region on a semiconductor substrate, a first etching step of etching the semiconductor substrate using a gas containing HBr and CF<sub>4</sub> with the mask layer used as a mask, a second etching step of etching the semiconductor substrate using a gas containing HBr with the mask layer used as the mask to form a trench, and a step of forming an oxide film to be embedded in the trench.




---

### LEGAL STATUS

[Date of request for examination] 28.08.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

従来技術

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-345375

(P2001-345375A)

(43) 公開日 平成13年12月14日 (2001.12.14)

(51) Int.Cl.<sup>7</sup>  
H 01 L 21/76  
21/3065

識別記号

F I  
H 01 L 21/76  
21/302

テマコード(参考)  
L 5 F 0 0 4  
J 5 F 0 3 2  
F

審査請求 有 請求項の数 8 O.L (全 8 頁)

(21) 出願番号 特願2000-161928(P2000-161928)

(71) 出願人 390008855

宮崎沖電気株式会社

宮崎県宮崎郡清武町大字木原727番地

(22) 出願日 平成12年5月31日 (2000.5.31)

(71) 出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72) 発明者 河田 進二

東京都港区虎ノ門1丁目7番12号 沖電気  
工業株式会社内

(74) 代理人 100089093

弁理士 大西 健治


最終頁に続く

(54) 【発明の名称】 半導体装置および半導体装置の製造方法

(57) 【要約】

【目的】 電界集中などのない良好な素子分離領域のトレンチ部を形成する。

【構成】 半導体基板上に、素子分離領域に対応した開口部を有するマスク層を形成する工程と、マスク層をマスクとして、HBrおよびCF<sub>4</sub>を含むガスを用いて半導体基板をエッティングする第1のエッティング工程と、マスク層をマスクとして、HBrを含むガスを用いて半導体基板をエッティングする第2のエッティングを行い、トレンチ部を形成する第3のエッティング工程と、トレンチ部を埋め込む酸化膜を形成する工程とを有することを特徴とする半導体装置の製造方法。



## 【特許請求の範囲】

【請求項1】 半導体基板上に、素子分離領域に対応した開口部を有するマスク層を形成する工程と、前記マスク層をマスクとして、HBrおよびCF<sub>4</sub>を含むガスを用いて前記半導体基板をエッティングする第1のエッチング工程と、前記マスク層をマスクとして、HBrを含むガスを用いて前記半導体基板をエッティングする第2のエッチングを行い、トレンチ部を形成する第2のエッティング工程と、前記トレンチ部を埋め込む酸化膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項2】 前記第1のエッティング工程はCH<sub>2</sub>F<sub>2</sub>ガスを含むエッティング工程であることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記第2のエッティング工程後に前記トレンチ内部表面を熱酸化する工程を有することを特徴とする請求項2に記載の半導体装置の製造方法。

【請求項4】 半導体基板上に、素子分離領域に対応した開口部を有するマスク層を形成する工程と、前記マスク層をマスクとして前記半導体基板をエッティングし、トレンチ部を形成する工程と、前記マスク層を等方性エッティングし、前記マスク層の開口部を拡大する工程と、前記半導体基板上全面に酸化膜を形成し、前記トレンチ部に酸化膜を埋め込む工程と、前記マスク層上に形成された前記酸化膜を研磨除去する工程とを有することを特徴とする半導体装置の製造方法。

【請求項5】 前記マスク層の開口部を拡大する工程後に前記トレンチ内部表面を熱酸化する工程を有することを特徴とする請求項4に記載の半導体装置の製造方法。

【請求項6】 半導体基板上に、素子分離領域に対応した開口部を有するマスク層を形成する工程と、前記マスク層をマスクとして前記半導体基板をエッティングする工程と、前記マスク層を等方性エッティングし、前記マスク層の開口部を拡大する工程と、前記拡大された開口部を有するマスク層をマスクとして、前記半導体基板をエッティングし、トレンチ部を形成する工程と、前記半導体基板上全面に酸化膜を形成し、前記トレンチ部に酸化膜を埋め込む工程と、前記マスク層上に形成された前記酸化膜を研磨除去する工程とを有することを特徴とする半導体装置の製造方法。

【請求項7】 半導体基板上に、素子分離領域に対応した開口部を有するマスク層を形成する工程と、前記マスク層をマスクとして半導体基板をエッティングし、トレンチ部を形成する工程と、第1の熱処理により前記トレンチ部内部に酸化膜を形成

する工程と、

前記マスク層を等方性エッティングし、前記マスク層の開口部を拡大する工程と、前記半導体基板上全面に酸化膜を形成し、前記トレンチ部に酸化膜を埋め込む工程と、第2の熱処理により前記トレンチの角部をラウンド形状とする工程と、前記マスク層上に形成された前記酸化膜を研磨除去する工程とを有することを特徴とする半導体装置の製造方法。

【請求項8】 半導体基板に形成された素子分離領域としてのトレンチ部と、

前記トレンチ部周辺に形成されたアクティブ領域と前記トレンチ部に埋め込まれた酸化膜を有し、前記酸化膜は前記トレンチ部の開口端部から前記トレンチ部周囲のアクティブ領域上へと延在する部分を有していることを特徴とする半導体装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は、半導体装置に関するものであり、特にトレンチにより素子分離を行う際のトレンチ部の形成方法に係るものである。

## 【0002】

【従来技術の説明】 半導体装置における素子分離領域を形成する技術として、トレンチによる素子分離技術が導入されている。一般的なトレンチによる素子分離工程は、半導体基板に所定形状のSiN膜などをマスクとして、エッティングによってトレンチ部を形成する。その後、CVD法で形成した酸化膜によってトレンチ部を埋め込み、埋め込んだ酸化膜を化学的機械的研磨(CMP)によって研磨を行うことで素子分離領域を形成する。

## 【0003】

【発明が解決しようとする課題】 しかしながら、従来のトレンチの形成方法ではSiN膜除去時にトレンチの角部が露出してしまう場合があり、トランジスタとしての特性が変化してしまう場合があった。(図8参照)あるいは素子として動作させた場合に角部に電界が集中する等の課題があった。

## 【0004】

【課題を解決するための手段】 上記の課題を解決するために、本発明の代表的な半導体装置の製造方法では半導体基板上に、素子分離領域に対応した開口部を有するマスク層を形成する工程と、マスク層をマスクとして、HBrおよびCF<sub>4</sub>を含むガスを用いて半導体基板をエッティングする第1のエッティング工程と、マスク層をマスクとして、HBrを含むガスを用いて半導体基板をエッティングする第2のエッティングを行い、トレンチ部を形成する第2のエッティング工程と、トレンチ部を埋め込む酸化膜を形成する工程とを有することを特徴とする。

## 【0005】

【発明の実施の形態】(第1の実施の形態) 図1は本発明の第1の実施の形態における半導体装置の製造方法を示す図である。以下図1を用いて本発明第1の実施の形態について説明する。

【0006】まず、半導体基板1上にCVD法を用いて、厚さ2000Å程度のPAD酸化膜2を形成し、その後、同じくCVD法により厚さ500Å～5000Å程度のSiN膜3(窒化膜)を形成する。(図1-A参照)

【0007】全面にレジストを塗布し、トレンチ形成部のパターンを有するマスクを用いてレジスト4を露光する。レジスト4は露光領域に応じてパターニングされる。(図1-B参照)

【0008】レジスト4をマスクとしてSiN膜3およびPAD酸化膜2がプラズマエッティングによりエッティングされる。このエッティングが素子分離領域に対応する部分のSiN膜3に開口部を形成する。その後レジスト4およびSiN膜3をマスクとして、以下に詳細に説明するような方法でトレンチ部5がエッティングにより形成される。

【0009】本実施の形態におけるエッティングはICP(Inductively Coupled Plasma)と言う方式でプラズマを発生させながら行うエッティングである。本実施の形態ではトレンチ部を形成するエッティングは2段階に分けて行われる。

【0010】まず、CF4ガス、およびHBrガスがエッティング装置のチャンバ内に導入され、以下の条件で第1のエッティングが行われる。

ガス流量 HBr/CF4 = 20/80sccm

上部電極/下部電極へのPower : 700W/150W

圧力 : 15mTorr

エッティング時間 : 10sec

この第1のエッティングにより半導体基板1にはトレンチのラウンド部が形成される。(図1-C参照)

【0011】従来のHBr/02ガスを用いたエッティングではトレンチにはラウンド部は形成されず、角部を有する構造となる。それに対し本願発明ではこの第1のエッティングにおいてCF4ガスを添加することにより、角が形成されず、緩やかなラウンドを有する形状のトレンチエッティングが可能となる。これはCF4のガスの添加により、SiN膜3の開口部側壁にフッ素を含む反応生成物が付着し、トレンチ端部のエッティングレートを遅くしているためだと推測される。

【0012】HBrガスにCF4ガスを添加することで前記のような効果を得ることが出来るが、CF4ガスの添加の割合でこのラウンド形状は異なってくる。図2-AはHBr : CF4=4:1とした場合のトレンチ部の断面形状を示す図であり、図2-BはHBr : CF4=1:4とした場合の断面形状を示す図である。

【0013】この図からも分かるようにCF4ガスの添加量を、ある割合以上にした方がより緩やかで良好なラウンド形状を得ることが出来る。このようなラウンド形状

を得るには以下の条件の範囲内で第1のエッティングを行うことが好ましい。

HBr/CF4ガス比 : HBr:CF4=1:2～1:5

上部電極へのPower : 500W以上

圧力 : 10mTorr～30mTorr

エッティング時間 : 10sec～20sec

この第1のエッティングはラウンド部を形成するが出来る程度の時間行えばよく、10秒～20秒程度が望ましい。

【0014】第1のエッティングの後、CF4ガスの供給を停止し、HBrガスで第2のエッティングが行われる。HBrガスのエッティングは以下のようない条件で行われる。

ガス流量 : HBr/02 = 90/5sccm

上部電極/下部電極 Power : = 600/66W,

圧力 : 5mTorr

エッティング時間 : 85sec

本実施の形態では、上述した第1、第2のエッティングは同一チャンバ内で連続的に行われる。

【0015】この第1、第2のエッティングによって形成されるトレンチ部は深さ2500Å～5000Åである。このトレンチ部5は底部の幅よりも若干開口部の幅の方が広くなっている。このようにトレンチ部5を設けるのは、後の酸化膜埋め込み工程でトレンチ底部付近にまで酸化膜が十分に埋め込まれる様にするためである。なおこの二段階のエッティングはレジスト4を除去した後に、SiN膜3のみをマスクとして行ってもよいが、工程の簡略化、窒化膜形状の変化を低減する観点などから見ればレジスト4および窒化膜3をマスクとして用いた方が好ましい。(図1-D参照)

【0016】その後ウェハ全面に高密度のプラズマ(High Density Plasma)を用いたCVD法によって埋め込み酸化膜6を形成する。この工程によりトレンチ部5は酸化膜6によって埋め込まれる。(図1-E参照)

【0017】化学的機械研磨(CMP)によりトレンチ上に残存する埋め込み酸化膜6をSiN膜3の表面まで研磨する。その後SiN膜3、PAD酸化膜2を除去することでトレンチによる素子分離の形成工程を終了する。(図1-F参照)

【0018】以上、詳細に説明したように本発明によれば、まずHBrガスにCF4ガスを添加した第1のエッティングによりトレンチにラウンド部を形成し、その後HBrガスで第2のエッティングを行うため、トレンチの角部は緩やかなラウンド形状に形成され、電界の集中等のない良好な形状のトレンチによる素子分離領域を形成できる。

【0019】(第2の実施の形態) 図3は本発明第2の実施の形態を示す図であり、以下図3を用いて本発明第2の実施の形態について説明する。なお、以降の実施の形態では第1の実施の形態と共通する要素については同様の符号を用いて説明する。

【0020】窒化膜および酸化膜のトレンチ形成部をエ

シチングして、レジスト4およびSiN膜3をトレンチ形成時のマスクとする工程までは第1の実施の形態と同様である。(図3-B参照)

【0021】第2の実施の形態ではトレンチ部を形成する第1のエッチングの際に、さらにCH<sub>2</sub>F<sub>2</sub>ガスを加えることを特徴とする。第2の実施の形態では、トレンチ部を形成する際の第1のエッチングは以下に示す条件で行われる。

HBr/CF<sub>4</sub>/CH<sub>2</sub>F<sub>2</sub> = 20/60/20sccm

上部電極へのPower : 400W

圧力 : 15mTorr

エッチング時間 : 10sec

この第1のエッチングによりトレンチ部はテーパ状にエッチングされる。(図3-C参照)

このようにテーパ状にエッチングされるのはCF<sub>4</sub>/CH<sub>2</sub>F<sub>2</sub>の比が2:1~3:1の範囲内の時である。

【0022】第1のエッチングの後、CF<sub>4</sub>ガスの供給を停止し、HBrガスで第2のエッチングが行われる。この第2のエッチングは第1の実施の形態と同様の条件で行われる。本実施の形態では、上述した第1、第2のエッチングは同一チャンバ内で連続的に行われる。(図3-D参照)

【0023】その後、トレンチのテーパ形状を丸めるために1050°C~1100°Cで熱酸化処理を行う。この熱酸化処理によってテーパ形状がより良好なラウンド形状へと変化する。この後、埋め込み酸化膜6を形成しCMPによる研磨を行う工程は第1の実施の形態と同様である。

【0024】第2の実施の形態によれば、第1のエッチングのガスにCH<sub>2</sub>F<sub>2</sub>を添加することにより、パターンの疎密に関わらず安定したテーパ形状のエッチングが可能となる。さらにトレンチエッチングの後に熱酸化による丸め処理を施すことで、テーパの角部が丸められ、極めて良好なトレンチ部の形状を得る事が可能となる。

【0025】(第3の実施の形態)図4は本発明第3の実施の形態を示す図である。以下図4を用いて第3の実施の形態について説明する。本発明第3の実施の形態では半導体装置の製造工程においてトレンチの角部が露出することによる特性の変化を防ぐ事が可能である。

【0026】トレンチを形成する部分のSiN膜3、PAD酸化膜2を開口部を形成する工程までは第1、第2の実施の形態と同様である。(図4-A参照)

【0027】本実施の形態ではレジスト4およびSiN膜3をマスクとして通常のトレンチのエッチングを行う。このエッチングは第1、第2の実施の形態の第2のエッチング(HBr/O<sub>2</sub>によるエッチング)と同様の条件で行われる。(図4-B参照)

【0028】その後、熱燐酸(H<sub>3</sub>PO<sub>4</sub>)、あるいはダウンストリーム型のプラズマエッチングによってSiN膜3の等方向エッチングを行う。この等方向エッチングによってトレンチ近傍のSiN膜は後退する。つまりトレンチ部5を形成した時よりもSiN膜3の開口部が若干拡大する。

【0029】なお、等方向エッチングであれば本発明の効果を得ることは可能であるが、プラズマエッチングではシリコン基板にダメージを与える場合があるので熱燐酸(H<sub>3</sub>PO<sub>4</sub>)の化学反応による等方向エッチングの方が望ましい。本実施の形態では具体的には160°Cの熱燐酸を用いて10分程度エッチングが行われる。(図4-C参照)

【0030】SiN膜3を後退させた後に、CVD法によって埋め込み酸化膜6が形成される。その後CMPによって埋め込み酸化膜6がSiN膜3の表面部分まで研磨される。

【0031】本実施の形態ではSiN膜3を後退させることにより、埋め込み酸化膜6がトレンチ角部を覆う形で形成される。(図4-E参照)

【0032】すなわち酸化膜6はその一部がトレンチの開口端部から近辺のアクティブ上(半導体基板の主表面上)に延在した形状となる。この酸化膜6の延在した部分が、SiN膜3、PAD酸化膜2の除去時等にトレンチの角部が露出し、素子特性が変化してしまうのを防ぐ働きをする。

【0033】またSiN膜3の開口部がトレンチ部5の形成時より大きくなるので、埋め込み酸化膜6がより確実にトレンチ部5に埋め込まれる。これによってより安定した素子分離領域の形成が可能となる。

【0034】本実施の形態でトレンチの角部を保護するためには、SiN膜3を300Å~500Å程度後退させ、トレンチの角部上に乗り上げる酸化膜が300Å~500Å程度あることが望ましい。この幅を図4-CでLで示す。

【0035】このアクティブ上(半導体基板の主表面上)に形成される酸化膜の幅が300Å以下となるとSiN膜3およびPAD酸化膜2を除去する際にトレンチの開口端部の酸化膜が除去されてしまい、トレンチ角部が露出されてしまう危険性がある。従ってSiN膜3は少なくとも300Å後退させ、トレンチの角部の上に形成される酸化膜の幅を300Å以上に形成できるようにする。

【0036】一方でSiN膜3を500Å以上後退させた場合は、残存するSiN膜3の幅がそれだけ狭くなる。SiN膜3はCMPによって研磨する際のストップ膜として働くため、SiN膜3の幅を狭くしてしまうと、CMPによる研磨の終点を特定することが困難になり、過剰に研磨してしまう恐れがある。そのためSiN膜を後退させる幅は500Å以下が望ましい。

【0037】以上説明したように本実施の形態によれば、トレンチの開口端部の周囲のアクティブ上に酸化膜が形成されることで、トレンチの開口端部が露出することを防ぎ、安定した素子特性を得ることが可能である。

【0038】(第4の実施の形態)図5は本発明第4の実施の形態を示す図である。以下図5を用いて第4の実施の形態について説明する。トレンチ部分を形成した後に熱燐酸(H<sub>3</sub>PO<sub>4</sub>)によってSiN膜3の等方向エッチングを行う工程までは第3の実施の形態と同様である。

【0039】本実施の形態ではSiN膜を後退させた後に

熱酸化によってトレンチの角部をラウンド形状にする工程（丸め処理）が行われる。なおこの工程は1050°C～1100°Cでのドライ酸化処理で行われる。

【0040】トレンチのラウンド化処理などでシリコン表面を熱処理により酸化する場合、その酸化特性としては、酸化条件以外にも、物理的な応力に依存していることがわかっている。具体的には、トレンチ角部のように、構造的に応力集中が生じやすい領域においての酸化速度は、応力が分散しやすい平坦部の酸化速度に比較して遅くなる。また、通常のトレンチ角部においては、上部にSiN膜が形成されているため、酸化膨張の進行が困難な環境となってしまう。そこで本実施の形態のように、SiN膜を後退させた後に熱酸化することで、SiNの応力に影響されずに良好なラウンド形状を形成することが可能となる。

【0041】この熱酸化によってトレンチ部5内部には熱酸化膜が形成され、トレンチの角部は丸められラウンド形状となる。

【0042】その後のトレンチ部に埋め込み酸化膜6を形成し、埋め込み酸化膜6をCMPで研磨する工程については他の実施の形態と同様である。

【0043】本実施の形態ではトレンチ部5は熱処理による丸め処理によって明確な角部を有していない形状となる。しかしながらSiN膜3を後退させることによってトレンチの開口端部（基板の主表面と同一の高さとなる部分）が酸化膜によって覆われ、酸化膜は一部トレンチ周囲のアクティブ上に延在していることは第3の実施の形態と同様である。

【0044】本実施の形態によれば第3の実施の形態における効果に加え、角部がラウンド形状となった良好なトレンチの形状を得ることが可能である。したがって素子として動作させた場合に電界が集中することを防ぐことも可能となる。

【0045】（第5の実施の形態）図6は本発明第5の実施の形態を示す図である。以下図6を用いて第5の実施の形態について説明する。トレンチ部分を形成した後に熱磷酸（H<sub>3</sub>PO<sub>4</sub>）によってSiN膜の等方向エッチングを行う工程までは第3の実施の形態と同様である。

【0046】第5の実施の形態においては、SiN膜を後退させた後、再度トレンチエッティング処理を実施する。

【0047】トレンチ角部が露出した状態で、トレンチエッティングを実施すると、プラズマ電界集中により、トレンチ側壁部、および底部に比較して、角部のエッティングが進行する。この効果により、酸化前段階において、良好なテーパ形状が実現可能となる。

【0048】その後、熱処理によってこのテーパ形状をラウンド形状とする丸め処理が行われる。この処理により、トレンチの角部は第4の実施の形態よりもさらに緩やかなラウンド形状を有するトレンチとなる。この熱処理は1050°C～1100°Cのドライ酸化処理である。

【0049】その後のトレンチ部に埋め込み酸化膜6を形成し、埋め込み酸化膜6をCMPで研磨する工程については他の実施の形態と同様である。

【0050】本実施の形態でトレンチ部5は熱処理による丸め処理によって明確な角部を有していない。しかしながらSiN膜3を後退させることによってトレンチの基板表面の開口端部が酸化膜によって覆われていることは第3の実施の形態と同様である。

【0051】本実施の形態では第3の実施の形態と同様の効果に加え、第4の実施の形態よりもさらに緩やかなラウンド形状を有する良好なトレンチを形成することが可能である。

【0052】（第6の実施の形態）図6は本発明第5の実施の形態を示す図である。以下図6を用いて第5の実施の形態について説明する。SiN膜3をマスクとしてトレンチ部を形成する工程までは第3～第5の実施の形態と同様である。

【0053】本実施の形態ではトレンチ部を形成した後に第1の熱酸化処理を行いトレンチの角部をラウンド形状にする工程が行われる。この第1の熱酸化処理は1050°C～1100°Cのドライ酸化処理である。

【0054】その後熱磷酸（H<sub>3</sub>PO<sub>4</sub>）によってSiN膜3の等方向エッティングを行う。第1の熱酸化処理によって、シリコン基板の表面には薄い酸化膜が形成されている。したがって、熱磷酸の処理時に、トレンチ部5内部のシリコン表面は、直接薬液に接触することはない。

【0055】その後、CVD法で埋め込み酸化膜6を形成し、トレンチ部5を埋め込む。この時、採用する酸化膜としては、ポーラス、もしくは膜中に水分を含有する酸化膜が望ましい。

【0056】酸化膜6によってトレンチ部を埋め込んだ後に第2の熱処理を施し、さらにトレンチの角部をラウンド形状にする。この第2の熱酸化処理はドライ酸化よりも酸化の進行が早いウェット酸化で行われる。

【0057】第2の熱処理時においては、トレンチ角部がCVD酸化膜で覆われているものの、CVD酸化膜の物理的応力は、窒化膜に比較して小さいため、トレンチ角部の丸めが進行する。

【0058】この酸化膜があまり緻密な膜であると、応力が高いため、十分な丸め効果が得られない可能性がある。そこである程度ポーラスな構造であることが望ましい。またこの第2の熱処理によって埋め込み酸化膜6は緻密化され良好な酸化膜となる。

【0059】その後のCMPによる研磨工程、SiN膜、PAD酸化膜の除去工程は他の実施の形態と同様である。

【0060】本実施の形態によれば他の実施の形態と同様、良好なトレンチの形状を形成することが可能であることに加えて、シリコン基板が熱磷酸にさらされることもなく、より安定した素子特性を得る事が可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の工程を示す工程図。

【図2】本発明の第1の実施の形態の断面形状を示す図。

【図3】本発明の第2の実施の形態の工程を示す工程図。

【図4】本発明の第3の実施の形態の工程を示す工程図。

【図5】本発明の第4の実施の形態の工程を示す工程図。


【図6】本発明の第5の実施の形態の工程を示す工程図。

【図7】本発明の第6の実施の形態の工程を示す工程図。

【図8】従来のトレンチの角部の露出を示す模式図。  
【符号の説明】

- 1……シリコン基板
- 3……SiN膜
- 5……トレンチ部
- 6……酸化膜


【図1】





【図8】




【図2】




【図4】




【図3】




【図5】



【図6】



【図7】



フロントページの続き

(72)発明者 河野 浩幸

東京都港区虎ノ門1丁目7番12号 沖電気  
工業株式会社内

Fターム(参考) 5F004 AA11 AA16 BA20 DA00 DA01  
DA15 DB01 EA28 EB04 FA08  
5F032 AA36 AA44 AA74 AA77 CA24  
DA04 DA23 DA26 DA28 DA33  
DA53 DA78